张飞软硬开源基于STM32 BLDC直流无刷电机驱动器开发视频套件,👉戳此立抢👈

令人惊讶!Deca的扇出式封装技术的新商业化

坚白 2019-07-05 14:21 次阅读
本文的目的是了解为什么Deca的扇出技术最近被高通用于其PMIC扇入WLP die的保护层。严格的说,这仍旧是一个扇入die与侧壁钝化所做的扇出封装。因此,本文的第一部分将描述扇入式WLP市场以及这种技术在更薄的die应用中所面临的各种挑战。本文的第二部分将重点介绍Deca的差异化扇出技术是如何被采纳作为其他封装选项的解决方案。
近年来,由于PMIC、WiFi/BT组合、收发器图像传感器、模拟/数字功能等智能手机功能的巨大推动力,WLP市场对扇入的需求异常旺盛。目前,WLP领域的扇入市场预计将从2018年的29亿美元稳步增长到2024年的44亿美元,CAGR为6.5%。
Qualcomm_PMIC
扇入式WLP封装通常需要在晶圆级进行全功能测试,然后是机械刀片切割。然而,机械刀片切割可能会导致前侧切屑或背面切屑,这将导致在SMT工艺之前无法检测到的良率问题。此外,由于要求更薄的外形是消费产品的主要发展趋势之一,die在机械上更加易碎,这给供应链参与者带来了新的挑战。
随着薄扇入WLP die升级到大规模生产,这一良率损失不能再不解决,因为成本越来越敏感。厂商对这种潜在的失败非常警惕,并且已经开始积极地寻求解决方案。他们正在寻求改善目前的工艺,以更好的性能和提高板级的可靠性,实质上就是为扇入WLP的die提供侧壁保护。同样重要的是,基于200毫米和300毫米的晶圆都支持扇入式WLP的生产。因此,无论原始晶圆的大小,这种解决方案必须能够管理和处理die。超越扇入式WLP,扇出式封装,能满足所有的要求,已被评估为最佳选择之一,并作为最终采用的技术,以解决这些重大挑战。
Qualcomm_PMIC_DecaArticleQualcomm_PMIC_DecaArticle
高通已与OSAT合作,通过扇出式封装改进PMIC侧壁保护。高通公司第一次从ASE转向Deca的扇出式封装技术——M系列,用于处理PMIC扇入WLP die周围的侧壁保护。虽然它是Deca的技术,但处理仍然是由ASE完成的。Deca的M系列是一种坚固的,完全成型的扇出工艺,为晶圆级芯片级封装(WLCSP)技术提供高可靠性。在高通的PMIC案例中,Deca的M系列提供了一个4面die保护,可以解决die的侧壁开裂。由于成本考虑,对背面切屑的保护是不处理的。高通的新PMIC采用了Deca的M系列技术,并用于三星Galaxy S10(采用高通骁龙855),这是前所未有的。
Deca公司的M系列由于其在BLR中的可靠性和更好的裂缝和跌落测试结果等优点而被高通公司选为PMIC die的封装技术。M系列是一种芯片优先的表面处理工艺,在焊料和die之间有一个自然增加的EMC层。这也可以看作是一个应力缓冲层,使更大的焊锡球被放置在更好的螺距,提供显着的更高的可靠性。此外,该工艺还优化了M系列电磁兼容的性能,其力学性能与FC CSP中的IC基板类似,给人以深刻的印象。
Deca这个M系列技术在商业上的胜利向其他竞争技术发出了强烈信号,造成了整个扇出供应链的连反应。据了解,M系列的BLR性能比eWLB和扇入高出约3倍,并且在类似的厚薄FC CSP范围内。这有四个重要的原因:首先,在WLP裸硅die中,业界已将扇出封装作为首选技术,因为切割会导致切屑,而且更薄的尺寸标准会加剧这种情况;其次,在扇出封装技术中,最流行的eWLB是由许多大公司,如ASE、Amkor(前Nanium)和JCET集团(前StatsChipPAC)授权和使用的,因为它是一个芯片优先的面朝下流程。这种工艺流程在die和焊料之间没有额外的EMC层,这是提高BLR性能的有利因素;第三,虽然FC CSP在BLR性能上与M系列相当,但在移动应用中,趋势是更薄,因此,由于IC基板厚度的增加,FC CSP失去了吸引力。据了解,M系列甚至可以超过薄FC CSP的BLR性能;最后,物有所值。尽管Deca的M系列ASP高于eWLB,是扇入WLP的两倍,但由于可靠性和质量的提高,良率的提高远远超过了M系列ASP的高利润率。Deca的M系列对客户的吸引力是由于它的技术价值,而不是降低成本。
此外,将M系列工艺流程和最终结构与台积电的inFO进行比较,因为两者都是芯片优先面朝上流程,尽管这两种技术服务于不同的市场细分和设备领域。值得注意的是,台积电的inFO并没有额外的类似Deca的M系列的EMC层,台积电在die和焊料之间只有PBO薄膜。另外,台积电inFO的Cu Stud比Deca的M系列短,增加了一层Cu RDL。据信,台积电正试图通过更大的Cu RDL来补偿光刻的有限分辨率,这不同于Deca的专有自适应模式,该工艺是为了克服模移问题而开发的,其中RDL VIA与Cu Stud的值为+/-0.2um。
Qualcomm_PMIC_DecaArticle
显然,现有的扇出封装解决方案,如eWLB和inFO将继续专注于I/O的“扇出”,另一方面,Deca的M系列为扇入die提供了可靠的侧壁保护解决方案,这是一个新的好处。这种方法与传统的扇出封装市场有着显著的区别,并有助于解决许多可制造性、成本、量产和可靠性问题。总之,Deca的M系列在低密度扇出封装或核心扇出市场上取得了令人印象深刻的突破。
来源:Favier Shoo,Yole Développement云顶国际网上娱乐和软件部门技术和市场分析师;
Stéphane Elisabeth,System Plus咨询公司射频传感器和先进封装成本分析专家;
Santosh Kumar,Yole韩国首席分析师和封装、装配和基材研究总监
编译:南山
收藏 人收藏
分享:

评论

相关推荐

埋嵌元件PCB的技术(第二部分)

  5 嵌入用元件   焊盘连接方式时,嵌入可以采用再流焊或者粘结剂等表面安装技术的大多数元件。为了避免板厚的极端增大而要...
发表于 09-12 15:36 534次 阅读
埋嵌元件PCB的技术(第二部分)

晶圆级封装(WLP)及采用TSV的硅转接板商机无限

具有代表性的技术包括晶圆级封装(WLP)及采用TSV(硅通孔)的硅转接板等,潜藏着新的商机。
发表于 08-28 12:17 1494次 阅读
晶圆级封装(WLP)及采用TSV的硅转接板商机无限

海力士开发出微型4GB DDR2服务器专用模块

海力士开发出采用“晶圆级封装(WLP, Wafer Level Package)”技术的4GB DD....
发表于 08-28 11:15 374次 阅读
海力士开发出微型4GB DDR2服务器专用模块
博聚网